Rechnerorganisation

Diese Lehrveranstaltung findet erst wieder im Sommersemester 2012 statt.

Die Lehrveranstaltung bietet eine Einführung in den Entwurf logischer Schaltkreise und in die Organisation eines Computersystems. Es bestehen keine besonderen Voraussetzungen für den Besuch der Lehrveranstaltung.In den Übungen wird mit Hilfe von Simulationswerkzeugen (Visual X-TOY, Logisim, Verilog) an Hand konkreter Entwurfsbeispiele der Lehrstoff vertieft.

Inhalt

• Einleitung
• Java TOY
• Abstraktionsebenen und Modelle
• Logik-Ebene und Registertransferebene
• Funktionale Modellierung in Verilog
• Modell auf Registertransferebene: Datenpfad und Kontroll-Logik
• Logikebene in Verilog
• Logikminimierung
• Zahlendarstellung
• Input/Output
• Booting
• Polling
• Stack, Call-Return, Parameterübergabe
• Interrupt
• Handshake
• Cache-Speicher
• Virtueller Speicher, Paging
• Pipelines: Aufwand, Geschwindigkeit und Effizienz

Zielsetzung

Die Lehrveranstaltung bringt dem/der StudentIn folgende Konzepte näher:

• Verhaltensbeschreibung von Hardware-Systemen
• Funktionale und strukturelle Modellierung von Hardware-Systemen mit Verilog
• Computerarithmetik
• Organisation eines einfachen Computers (Kontroll-Logik, Datenpfad, Maschinensprache, Ein-/Ausgabe, Speicherhierarchie)
• Cache-Speicher und Pipelines zur Effizienzsteigerung
• Kommunikation zwischen Automaten

In den Übungen wird mit Hilfe von Simulationswerkzeugen (Visual X-TOY, Logisim, Verilog) an Hand konkreter Entwurfsbeispiele der Lehrstoff vertieft.

Sprechstunde

Dienstag 11-12, jedoch viel besser jederzeit mit Voranmeldung (am besten per Email)

[Definition des Begriffes "Sprechstunde": In der Sprechstunde bin ich garantiert für Sie da. Ausserhalb der Sprechstunde bin ich, sofern nicht soeben durch einen anderen Termin verhindert, ebenfalls für Sie da.]

News

Neugikeiten rund um die Übungen:

Date	Title

---

---